“我们需要更好的利用起来第三个空间维度。例如在构建3D SRAM单元的时候，你可以叠加多个单元。FPGA也是一样，你也可以构建一个标准单元再进行堆叠。”Luc van den Hove指出。

　　另一个可能的方法是异构芯片堆叠，这样其中的每个芯片都可以改善其负荷的工作量。结合硅穿孔技术和转接板技术，你可以把处理器、存储等芯片集成在一起。基于磁自旋的电路相比CMOS，可以用更少的组件创建集成。

　　“将晶体管堆叠与异构集成相结合，可以继续scaling，一直推进到3nm制程节点。”Luc van den Hove表示。

　　而在光刻技术方面，IMEC认为，EUV是一个有成本效益的光刻解决方案。采用波长13.5nm的EUV被看好可用于所有关键层的微光刻，但一直以来业界还尚未解决EUV的批量生产问题。

　　“我们也许很快就可以看到EUV真正投入使用，不过也许需要运用相应的平坦化技术。” IMEC制程技术高级副总裁An Steegen表示。

　　格罗方德(GLOBALFOUNDRIES)首席技术官Gary Patton指出，EUV光刻技术可以减少30天的工艺循环周期时间，大概每层掩膜上可以比现有技术节约1.5天的时间，同时还可以保证更小的电子参数变量，实现更严格的制程管控。

　　Gary Patton则认为，EUV在2018年和2019年时可能会有非常小范围的使用，并将于2020年全面投入制造流程。

　　改变所用的金属材料也是一个思路。“比如从铝材料到铜材料到钴材料，保证了向下一个技术节点前进的可能性。”巴斯夫股份公司执行董事会副主席兼首席技术官Martin Rudermüller指出。在10纳米以下的制程节点，钴材料与铜材料相比具有更低的电阻率，添加了钴材料的解决方案可以实现自下而上的用电化学沉积填补薄膜空隙。

　　后摩尔定律时代怎么办?

　　“摩尔定律正在走向终点，需要从整个系统优化的角度来考虑，从而克服现有的技术挑战，实现进一步的增值。”英飞凌首席执行官Reinhard Ploss强调。“当制程节点走到商业极限的时候，我们就需要一个突破性创新来改变这个局面。”

　　他指出，如果仅仅只是强调制程技术的演进，不仅需要大量的创新元素，还会导致研发经费呈指数级迅猛增长。“半导体产业已经从集成电路进化到了集成系统，未来系统集成还将继续推进。”